三星7nm工艺遇到瓶颈吗？

三星官方表示，相较于过去10纳米制程技术，8纳米LPP制程可使芯片能效提高10%，芯片面积减少10%；至于，三星才宣布量产，内建EUV技术的7纳米LPP制程，除了比10纳米制程减少40%芯片面积，还能大幅降低50%的功耗，并使效能提升20%，由于加入EUV技术，使用光罩数量和生产成本都跟着下降。可见7纳米LPP制程的性能确实大幅超前比8纳米LPP制程。

竞争对手华为麒麟980，采用台积电7纳米制程工艺，性能提升20%，功耗效能提升40%，芯片面积减少30%；苹果A12 Bionic行动处理器，跟前一代A11Bionic相比，速度提升15%、节能效果及图形处理能力都增加50% ，从A11的2核心提升至8核心，每秒运算速度从6千亿次，提升至5万亿次。

「看来三星新处理器Exynos 9820，与目前市场竞争对手较劲，似乎略逊一筹。」科技新报报导，业界人士分析，三星采用8纳米LPP制程技术背后有2大原因，一是，7纳米LPP制程今年10月中旬才宣布量产，赶不上Exynos 9820设计及预计量产的时间；其次，即便7纳米LPP制程已宣布量产，仍有许多问题待克服，不确定因素多，才会连自家的新版行动处理器都不赏脸，反而选择前一代8纳米LPP制程来生产。

据了解，三星Exynos 9820行动处理器预计将使用在2019年上半年发表的新机Galaxy S10，其处理器因制程性能提升不足的缺点是否透过系统优化来补足，尚不得而知。不过，从晶圆制程的角度来看，台积电在7纳米制程早已领先敌手，三星恐怕短时间内难以追上。

7纳米制程大乱斗，

台积电与三星技术诉求各不同

中国台湾工研院IEK指出，2018年，全球晶圆代工产业版图出现变动，在先进制程的演进上，10纳米成为厂商投资的分水岭。

10纳米以上由众多厂商分食，由台积电、美国的Intel、Global Foundries与韩国三星形成美中韩三大阵营。

10纳米以下制程，则因为美国Global Foundries宣布无限期展延7纳米制程，Intel尚无法突破在10纳米制程瓶颈的结果，7纳米制程由台湾台积电与韩国三星双雄称霸。

厂商在7纳米先进制程的竞争胜出因素在于稳定的量产性与良率表现，此因素也影响客户下单的意愿。

工研院IEK分析，台积电的7纳米「走稳扎稳打」路线，量产初期使用深紫外光刻（DUV）曝光，利用沉浸式曝光和多重曝光技术平稳转进7纳米。而第一代7纳米鳍式场效电晶体（FinFET）制程已经在2017年第二季进入试量产阶段，与10纳米FinFET制程相比，7纳米FinFET制程可以在电晶体数量相同的情况下使芯片减少37%，或在电路复杂度相同的情况下降低40%功耗。

等到DUV稳定后，再转换到极紫外光（EUV）曝光10纳米以下制程，针对EUV最佳化布线密度可减少10%到20%的面积，或在电路复杂度相同的情况下，比第一代7纳米FinFET再降低10%功耗。

而三星则走大胆前进路线。直接抢进7纳米EUV，而在7纳米之后则规划使用第二代EUV曝光技术的6纳米制程，属于7纳米EUV技术的加强版，电器效能更好。在2018年下半年试产使用7纳米EUV技术产品，大规模投产时间为2019年下半年，而6纳米制程应该会在2020年后出现。

工研院IEK还强调，Intel则继续和10纳米制程苦战。主要原因为过于坚持整合的模式，在X86上架构进行设计与制造的同步投资，当行动装置与非通用处理器兴起时，错失先机。

在行动领域，不同于对手选择ARM架构，Intel坚持利用制造能力创造更有效率的X86芯片。而在非通用处理器部分，Intel GPU为Larrabee架构，一样是基于X86的图形芯片，但却没有考量到不同应用环境所需GPU的性能差异。

不过藉由EUV实现7纳米以下的微缩制程有很多问题要克服，举例来说，生产性（Throughput）降低、曝光装置消费电力过大、光罩防尘薄膜Pellicle课题与光阻Pattern限制的问题。

面对以上问题已有不少设备厂商提供相应解决方案，如「钴」金属的导入与新一代EUV光学系统的设计。